Einordnung von SystemC in den Design-/Verifikationsablauf: SystemC Einführung am Beispiel eins E1-Framers und der Vergleich zu VHDL (German Edition)
5 Angebote vergleichen
| Preise | 2013 | 2014 | 2015 |
|---|---|---|---|
| Schnitt | € 48,41 | € 49,00 | € 49,00 |
| Nachfrage |
1
Symbolbild
Einordnung von SystemC in den Design-/Verifikationsablauf (2008)
DE PB NWISBN: 9783639106893 bzw. 363910689X, in Deutsch, Vdm Verlag Dez 2008, Taschenbuch, neu.
Von Händler/Antiquariat, Rhein-Team Lörrach Ivano Narducci e.K. [57451429], Lörrach, BW, Germany.
- In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek SystemC entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen Top Down Entwurf ermöglichen soll. 104 pp. Deutsch.
- In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek SystemC entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen Top Down Entwurf ermöglichen soll. 104 pp. Deutsch.
2
Symbolbild
Einordnung von SystemC in den Design-/Verifikationsablauf (2008)
DE PB NW RPISBN: 9783639106893 bzw. 363910689X, in Deutsch, Vdm Verlag Dez 2008, Taschenbuch, neu, Nachdruck.
Von Händler/Antiquariat, AHA-BUCH GmbH [51283250], Einbeck, NDS, Germany.
This item is printed on demand - Print on Demand Titel. Neuware - In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek SystemC entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen Top Down Entwurf ermöglichen soll. 104 pp. Deutsch.
This item is printed on demand - Print on Demand Titel. Neuware - In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek SystemC entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen Top Down Entwurf ermöglichen soll. 104 pp. Deutsch.
3
Einordnung von SystemC in den Design-/Verifikationsablauf: SystemC Einführung am Beispiel eins E1-Framers und der Vergleich zu VHDL (2008)
DE PB NWISBN: 9783639106893 bzw. 363910689X, in Deutsch, 104 Seiten, VDM Verlag Dr. Müller, Taschenbuch, neu.
Lieferung aus: Deutschland, Gewöhnlich versandfertig in 24 Stunden.
Von Händler/Antiquariat, Amazon.de.
Taschenbuch, Label: VDM Verlag Dr. Müller, VDM Verlag Dr. Müller, Produktgruppe: Book, Publiziert: 2008-12-09, Studio: VDM Verlag Dr. Müller, Verkaufsrang: 4560527.
Von Händler/Antiquariat, Amazon.de.
Taschenbuch, Label: VDM Verlag Dr. Müller, VDM Verlag Dr. Müller, Produktgruppe: Book, Publiziert: 2008-12-09, Studio: VDM Verlag Dr. Müller, Verkaufsrang: 4560527.
4
Einordnung von SystemC in den Design-/Verifikationsablauf: SystemC Einführung am Beispiel eins E1-Framers und der Vergleich zu VHDL (2008)
DE PB NWISBN: 9783639106893 bzw. 363910689X, in Deutsch, 104 Seiten, VDM Verlag Dr. Müller, Taschenbuch, neu.
Lieferung aus: Deutschland, Gewöhnlich versandfertig in 24 Stunden.
Von Händler/Antiquariat, Amazon.de.
Taschenbuch, Label: VDM Verlag Dr. Müller, VDM Verlag Dr. Müller, Produktgruppe: Book, Publiziert: 2008-12-09, Studio: VDM Verlag Dr. Müller, Verkaufsrang: 3440272.
Von Händler/Antiquariat, Amazon.de.
Taschenbuch, Label: VDM Verlag Dr. Müller, VDM Verlag Dr. Müller, Produktgruppe: Book, Publiziert: 2008-12-09, Studio: VDM Verlag Dr. Müller, Verkaufsrang: 3440272.
5
Symbolbild
Einordnung von SystemC in den Design-/Verifikationsablauf (2008)
DE PB NW RPISBN: 9783639106893 bzw. 363910689X, in Deutsch, VDM Verlag Dr. Müller, Saarbrücken, Deutschland, Taschenbuch, neu, Nachdruck.
Von Händler/Antiquariat, English-Book-Service - A Fine Choice [1048135], Waldshut-Tiengen, Germany.
This item is printed on demand for shipment within 3 working days.
This item is printed on demand for shipment within 3 working days.
Lade…